Pour réaliser une conversion parallèle-série avec des composants logiques, on utilise généralement un registre à décalage. Celui-ci intègre autant de mémoires unitaires (des bascules logiques) que de bits à convertir.
L'opération de conversion se déroule en 2 phases:

      -l'enregistrement du mot parallèle

      -le décalage de ce mot dans le registre

A chaque front actif de l'horloge (H) le signal de sortie de la bascule n est transmis à la bascule n+1. Pour un mot de m bits il faut réaliser m décalages.